發布日期：2022-07-14 點擊率：29
在100nm以下的工藝技術盛行的今天,代工廠經常發現參數和系統良率問題開始蔓延至批量生產階段。我們認為由系統和參數錯誤引起的較低良率不再僅是代工廠的問題。經常發生這些的原因是設計師創建的復雜拓撲在工藝開發過程中沒有得到重視或充分的表征。
代工廠正在試圖通過更復雜的設計規則和設計指南來解決這種良率下降,這些更復雜的設計規則和設計指南有望捕捉到設計師可能做出的各種聰明的版圖選擇。這些規則和指南的有效應用需要更復雜的分析工具,但目前市場上還沒有相關的工具。由于缺少這種工具,代工廠只能對設計師的選擇做出更多的限制(如只允許一個多晶柵極方向,或禁止某種通孔群集),以降低新的良率限制機制帶來的影響。這些限制將犧牲一定的面積性能,從而部分地抵消新工藝技術帶來的好處。
為了解決這些新的工藝-設計交互問題,急需能夠促成制造商和設計師合作的框架。這種框架必須首先提供表征方案以獲取工藝與設計良率改善所必需的數據。本文將討論應對這一挑戰的解決之道。
實用有效的參數表征
在100nm以下領域取得實用且有效的工藝參數表征將面臨諸多挑戰,至少但有以下幾個方面:
1. 在測試掩膜上急需更大密度的測試結構以支持精細的模擬測量分辨率。
2. 對裸片內器件參數可變性的測量(不僅包括裸片到裸片、晶圓到晶圓,還包括批次到批次)。
3. 根據更多器件和拓撲結構測量器件參數可變性的。
4. 減少每個測試結構的測試時間。
5. 可擴展至整個工藝壽命期的表征方案。
采用離散測試結構和存儲器陣列的傳統工藝表征(晶圓探測)方法無法完全滿足這些要求(后文將詳細說明原因),本文介紹的創新方法將是對離散結構和密集位元(bitcell)陣列的有效補充,可以滿足上述挑戰。
參數有源矩陣方法
術語參數有源矩陣(PAM)指的是一種電路,有點類似于采用可尋址單元結構的存儲器陣列,但不同的是它可以實現存儲器陣列無法實現的高分辨率模擬測量。每個PAM單元包含各種測試結構類型和尺寸(圖2)。在傳統測試芯片中使用的許多相同離散型測試結構可以被集成進PAM平臺。因此這種架構既有蜂窩陣列的高密度優勢,又能獲得離散測試結構的高測量分辨率。
圖1:業界通常將工藝開發和良率改善劃分為三個階段。
圖2:參數有源矩陣方法可以實現高分辨率的模擬測量。
采用PAM后,可以很方便地設計和組建測試器件環境,并達成各種學習目標,如設計規則優化、器件IV表征、器件失配表征、OPC模型驗證等。傳統測試結構單元(有時指測試單元組或TEG)要求超大的硅片面積才能實現相同的實驗環境。下面介紹參數有ActiveMatrix(源矩陣)方法如何滿足上述挑戰,并實現有效的參數工藝表征。
更高的參數測試結構密度
離散型測試結構需要占用大量的硅片面積,主要是由于需要單獨探測這些結構的焊盤比較大(圖3)。隨著每一代技術的演進,設計規則的數量呈幾何增長,因此所需的測試點數量也幾何增加,從而使得繼續這種傳統方法變得成本高昂。另外,當這種工藝投入生產時還必須監測大量參數。
圖3:傳統和參數有源矩陣方法對焊盤的要求有很大的差異。
這樣就產生了一個很困難的問題,即隨著每代技術的演進,可利用的刻線(scribeline)空域非但沒有增加,而且還隨著刻線寬度從100um縮小到80um乃至如今的50um在逐步減小。故在技術開發和生產劃線中,PAM平臺極大地降低了測試結構面積要求,因此PAM是一種急需的解決方案。
就130um間距、70um寬的方形焊盤而言,1,000個參數測試結構在采用傳統方法時將占用約35平方毫米的面積。在采用PAM平臺后,由約20個焊盤組成的單個焊盤框可以容納1,000多個器件用于完整的模擬測試,占用面積僅為4.3平方毫米左右。通常較小的單元尺寸可以進一步縮小面積。
PAM支持對單元內測試器件的每個端點進行完整的開爾文(強迫/檢測)測量。這樣,模擬測試分辨率就能與最精確的離散測試結構的分辨率保持一致。事實上,離散結構能支持而PAM不支持的唯一測試類型是那些要求大電流,或高電壓過應力或施加電壓低于晶圓地的測試。
需要采用謹慎的設計技術以確保PAM平臺有較低的漏電水平,并且電路能夠適應工藝開發早期階段經常遇到的工藝參數漂移。可能影響測量精度的陣列電路寄生效應也必須得到正確處理。
圖4對離散型測試結構、SRAM/ROM以及有源矩陣平臺技術的面積效率和測量分辨率進行了總結比較。SRAM和ROM類型的存儲器陣列具有每個測試器件最小的面積。雖然這些電路通常只提供一個通過或失敗(也就是二元)標記,但代工廠可以使用它們將由于隨機和系統性缺陷導致的功能性故障概率量化到百萬分之幾的水平。因此,PAM能夠滿足獲取裸片內模擬數量統計數據的需求。
圖4:參數分辨率和密度的比較圖。
裸片內參數可變性的表征
在同一電路內的兩個相同器件會由于尺寸(例如由于蝕刻偏離不同或邊緣粗糙)和混合(例如由于摻雜變化)的隨機變化而表現相異的行為,這是從集成電路設計開始模擬設計師所無法避免的事實。今天,這種固有的可變性已經成為所有電路設計師最關心的事。在100nm以下尺寸時,裸片內可變性正在成為數字設計良率下降的主要原因,更不用說模擬設計了。這種純粹的物理效應是無法消除的。裸片之間、晶圓之間以及批量之間的晶體管屬性變化表明了與晶圓、批量或時間一致性相關的處理偏差。‘快速’和‘慢速’邊界模型的出現意味著設計師不能再忽略這些變化。對于100nm以下的工藝技術,閾值電壓、驅動電流、關閉狀態電流(還有許多參數)的變化對整個裸片本身來說越來越重要。設計流程需要集成真正的統計方法來解決這些問題。如果工藝良率提升和設計工藝準備精確地解決這個問題,裸片內參數變化必須精確地得到測量。
參數有源矩陣平臺可以用來收集必要的數據,以創建參數可變性的統計學模型。相同的面積節省值得更多的設計規則試驗,器件拓撲變化也允許對數以百計甚至上千個相同器件樣本進行真正的硅片內統計數據測試。對具有生產價值的工藝中固有變化進行表征和建模的需求將進一步加強,將提出用于提高65nm以下工藝技術良率的新規則。
縮短測試時間
隨著用于工藝開發和參數良率提升的測試器件數量的顯著增加,測試時間在顯著延長。目前的PAM平臺方法沒有解決整體測試時間增加的問題,不過它通過減少每個器件的測試時間而減輕了這個問題。通過一次探頭接觸測試上千個器件,探頭的移動被減少了約100倍,因此與探頭移動相關的測試時間被極大地縮短了。然而,仍需要并行測試和其它進一步創新的技術來防止測試時間成為統計工藝表征的嚴重瓶頸。
平臺靈活性和工藝壽命期
為了成為真正的平臺,架構必須能夠根據代工廠探測測試裝置用的標準焊盤框(pad frame)靈活改變。焊盤框外形一般是固定的,因此能夠使用單個探測卡(probecard)。PAM平臺允許陣列適合普通焊盤框尺寸很重要。例如,如果焊盤框由總共20個在X軸呈單排或雙排排列的焊盤組成,那么PAM在X軸上必須有固定的尺寸,但在Y方向可以任意伸展。這種可擴展性是適應不同數量和尺寸的測試單元的關鍵。
PAM方法在架構內可以提供靈活的單元尺寸。這點很重要,因為PAM平臺需要適應各種器件和拓撲。一些器件可能很小,一些可能很大或很復雜。例如,在表征閥值電壓可變性時,被測器件要同時包含隔離式和高密晶體管。隔離式晶體管的外形必須遠小于高密晶體管陣列的外形。
PAM方法允許在工藝壽命期的所有階段使用相同的平臺架構,開發階段的表征和生產中的導入階段最好是使用相同的平臺架構。PAM平臺的劃線通道(scribe lane)提供了與完整劃線中相同的高密度測試結構(雖然劃線陣列尺寸顯然要小得多)。更高的密度允許生產工程師在生產過程中比傳統劃線模塊有效地監視更多的器件和參數。由于每個PAM外形尺寸中使用共同的電路,從一個開發階段轉向另一個開發階段所觀察到的測試結構特征的差異反映了測試結構設計或測試協議中的真實工藝變化。
參數工藝表征方法
代工廠已經對良率提升和工藝表征基礎架構進行了大量投資。任何新的表征技術必須允許代工廠充分利用這種已有的投資。PAM平臺方法可以使用代工廠現有的參數測試硬件和參數測試探測卡,不需要任何類型的硬件修改。
從整個方法的角度看,代工廠可以在測試刻線(test reticle)上的其它測試結構旁包含PAM電路(或在劃線中包含PAM電路),制造測試刻線,對其進行探測,使用現有參數測試儀測量電氣參數,并將測量數據饋入現有的良率管理系統(圖5)。可以根據良率學習/提升目標建立相應的分析方法。
圖5:參數有源矩陣的使用說明圖。
這種方法可以與代工廠目前的方法完美配合,同時實現先進的參數可變性表征。
高效的參數良率提升規則
參數變化一直存在于IC制造工藝中。然而,我們將無法忽略它對良率越來越大的影響,它對IC制造業的健康運行會帶來長期損害。制造商和設計師必須加強合作以減少和管理參數變化帶來的影響。
采用經實際硅片驗證的參數有源矩陣平臺方法可以向制造商提供以下諸多方面的好處:
. 利用可尋址陣列架構減少硅片面積消耗和整體掩膜成本。測試結構密度呈數量級的提高可以減少整個工藝開發周期內的測試掩膜裝置數量。
. 裸片內參數變化的統計數據的實用收集方法。
. 測試與良率提升有關的許多器件拓撲的經濟方法。
設計和產品工程師也將從中受益。在劃線內使用相同的經硅片驗證過的PAM平臺技術允許他們:
. 訪問更多的參數以幫助診斷產品良率。
. 包含代表了產品特性的設計拓撲測試。
. 獲得與產品良率相關的參數統計數據。
PAM平臺方法可以在設計與制造之間建立起合作的環境,這是獲得更高的參數良率的關鍵條件。
作者: Jim Bordelon
Prashant Mania
Stratosphere Solutions公司
