發(fā)布日期:2022-07-15 點(diǎn)擊率:72
Mentor Graphics公司最近發(fā)布了混合信號(hào)設(shè)計(jì)驗(yàn)證平臺(tái)ADVance MS(ADMS) 4.0版。ADMS 4.0新增支持SystemVerilog和SystemC語言,同時(shí)包含擴(kuò)展性能,使得設(shè)計(jì)者可以以數(shù)字設(shè)計(jì)流程為中心,也可以以模擬設(shè)計(jì)流程為中心,驗(yàn)證其設(shè)計(jì)與最初規(guī)范的功能及性能的比較。
據(jù)介紹,ADMS 4.0現(xiàn)在完全支持SystemVerilog,SystemC,VHDL,Verilog,SPICE,VHDL-AMS,Verilog-AMS和C語言。同時(shí)支持八種語言使得用戶可以在同一設(shè)計(jì)環(huán)境中,從系統(tǒng)級(jí)描述階段直到后端版圖驗(yàn)證階段,進(jìn)行分模塊設(shè)計(jì)和完整芯片的功能驗(yàn)證。
通過ADMS 4.0, Mentor提供了一個(gè)擴(kuò)展到混合信號(hào)設(shè)計(jì)的數(shù)字驗(yàn)證和模擬驗(yàn)證的單一通用平臺(tái)。ADMS可以進(jìn)行數(shù)字為中心的驗(yàn)證,比如Testbenches(定向測試和準(zhǔn)隨機(jī)測試);也可以進(jìn)行模擬為中心的驗(yàn)證,比如電路仿真(直流,交流,瞬態(tài),參數(shù),Monte Carlo和Corner等分析);還可以進(jìn)行混合信號(hào)為中心的驗(yàn)證比如“跳棋盤”分析。通過這個(gè)通用驗(yàn)證平臺(tái),ADMS 4.0可以并發(fā)進(jìn)行模擬混合信號(hào)SoC設(shè)計(jì)的從上到下或從下到上的設(shè)計(jì)驗(yàn)證。
ADMS 4.0同時(shí)和Verisity SpecMan Elite集成,這些促成新的混合信號(hào)設(shè)計(jì)所需要的復(fù)雜驗(yàn)證策略,使得結(jié)構(gòu)上的或分割上的早期驗(yàn)證可以進(jìn)行,并可以作為Testbenches在整個(gè)設(shè)計(jì)流程中重新使用,可以發(fā)現(xiàn)基本的設(shè)計(jì)缺陷并及早、容易地更正。
對于設(shè)計(jì)隊(duì)伍在地理上分散的全球性公司,ADMS為每一個(gè)隊(duì)伍提供使用他們所愿意的設(shè)計(jì)語言實(shí)施模塊層次驗(yàn)證的能力。當(dāng)模塊集成到一起進(jìn)行完整芯片的仿真時(shí),包括從其它途徑得到的IP,ADMS可以用來做最終的完整芯片的驗(yàn)證,保留原先使用的設(shè)計(jì)語言。這將減少數(shù)據(jù)兼容性和集成所造成的問題,并發(fā)現(xiàn)使用多種驗(yàn)證工具時(shí)可能發(fā)生的功能缺陷。
“ADVance MS是獨(dú)創(chuàng)的應(yīng)用于模擬、混合信號(hào)和射頻設(shè)計(jì)的多語言多層次仿真器 ,”Mentor Graphics副總裁、深亞微米部總經(jīng)理Jue-Hsien Chern指出,“在開發(fā)此平臺(tái)之前,我們已經(jīng)有多年的技術(shù)研究以及和用戶協(xié)作的經(jīng)驗(yàn)。通過增加對SystemVerilog和SystemC的支持,Mentor加強(qiáng)了在驗(yàn)證解決方案的領(lǐng)先地位?!?