ay: block;">
軟件無線電(SDR)是帶有可重配置硬件平臺(tái)的無線設(shè)備。這些可重配置硬件平臺(tái)能夠被用于多種通信標(biāo)準(zhǔn),并將在最終實(shí)現(xiàn)認(rèn)知無線電(CR)的過程中發(fā)揮關(guān)鍵作用。與此同時(shí),由于SDR具有更低的成本、更大的靈活性和更高的性能,它正迅速成為軍事、公共安全和商業(yè)無線領(lǐng)域的事實(shí)標(biāo)準(zhǔn)。
SDR在商業(yè)領(lǐng)域日益流行的一個(gè)關(guān)鍵原因是它既能對(duì)多種波形執(zhí)行基帶處理,又能進(jìn)行數(shù)字中頻(IF)處理。中頻處理將DSP的應(yīng)用范圍擴(kuò)展到基帶之外,超越天線進(jìn)入RF領(lǐng)域。這種同時(shí)支持基帶和中頻處理的能力增加了系統(tǒng)靈活性,同時(shí)也減少了制造成本。
通過引入高級(jí)基帶處理技術(shù),如自適應(yīng)調(diào)制和編碼、空時(shí)編碼(STC)、波束成形和多入多出(MIMO)天線技術(shù)等,無線標(biāo)準(zhǔn)正在不斷發(fā)展以支持更高的數(shù)據(jù)率。基帶信號(hào)處理器件需要具有極大的處理帶寬來支持這些技術(shù)使用的計(jì)算密集型算法。例如,美國(guó)軍方的聯(lián)合作戰(zhàn)無線電系統(tǒng)(JTRS)定義了軍事無線電支持的20 多種不同波形。其中一些復(fù)雜波形所要求的計(jì)算能力是幾百個(gè)MIPS(在標(biāo)準(zhǔn)處理器上),如果采用FPGA來實(shí)現(xiàn)就需要幾千個(gè)邏輯單元(LE)。
SDR基帶處理常常同時(shí)需要處理器和FPGA。在這類應(yīng)用中,處理器負(fù)責(zé)系統(tǒng)控制及配置功能,而FPGA實(shí)現(xiàn)計(jì)算密集型的信號(hào)處理數(shù)據(jù)路徑和控制功能,以實(shí)現(xiàn)最小的系統(tǒng)延時(shí)。當(dāng)必須從一種標(biāo)準(zhǔn)切換到另一種標(biāo)準(zhǔn)時(shí),處理器能夠在主要的軟件部件之間動(dòng)態(tài)切換,而FPGA可以根據(jù)需要完全重新配置,以實(shí)現(xiàn)特定標(biāo)準(zhǔn)的數(shù)據(jù)路徑。
FPGA能夠被用作與DSP和通用處理器接口的協(xié)處理器,從而提供更高的系統(tǒng)性能和更低的系統(tǒng)成本。擁有自由選擇在哪里實(shí)現(xiàn)基帶處理算法的權(quán)利為實(shí)現(xiàn)SDR算法增加了靈活性。
基帶組件還必須具有足夠的靈活性,以便使SDR能夠支持相同標(biāo)準(zhǔn)的增強(qiáng)版本以及完全不同的標(biāo)準(zhǔn)。可編程邏輯單元與一個(gè)軟核處理器和IP模塊組合在一起,可以提供遠(yuǎn)程現(xiàn)場(chǎng)升級(jí)功能。例如,通過Turbo編碼器、Reed-Solomon編碼器、符號(hào)交織器、符號(hào)映射器和逆FFT變換等IP功能,我們可以很容易重新配置FPGA,使其支持WCDMA/HSDPA(高速下行分組接入)或標(biāo)準(zhǔn)的基帶發(fā)射功能。
與傳統(tǒng)的模擬無線電方法相比,數(shù)字頻率轉(zhuǎn)換提供了更高的性能。FPGA提供了一個(gè)高度靈活的集成平臺(tái),基于此平臺(tái)能夠以合理的功耗實(shí)現(xiàn)計(jì)算密集型數(shù)字中頻功能,而功耗是便攜系統(tǒng)的一個(gè)關(guān)鍵要素。能夠在FPGA上實(shí)現(xiàn)的中頻功能包括數(shù)字上變頻器(DUC)和下變頻器(DDC),以及有助于降低功率放大器(PA)成本和功耗的數(shù)字預(yù)失真(DPD)與波峰因數(shù)降低(CFR)功能。
在基帶處理單元與上變頻器之間經(jīng)常需要進(jìn)行數(shù)據(jù)格式轉(zhuǎn)化,如果采用FPGA,該功能可以被無縫地添加到上變頻器的前端。這種技術(shù)為上變頻器提供了一種完全可定制的前端,并支持高帶寬輸入數(shù)據(jù)的通道化。定制邏輯或軟核嵌入式處理器能夠被用于控制在FPGA中實(shí)現(xiàn)的上變頻器與基帶處理單元之間的接口。
在數(shù)字上變頻過程中,輸入數(shù)據(jù)在被采用可調(diào)載波頻率進(jìn)行正交調(diào)制之前,先由基帶進(jìn)行插值濾波。為了實(shí)現(xiàn)插值有限脈沖響應(yīng)(FIR)濾波器,設(shè)計(jì)師必須正確權(quán)衡速度與面積,以便發(fā)現(xiàn)針對(duì)特定標(biāo)準(zhǔn)的最佳固定或自適應(yīng)濾波器架構(gòu)。數(shù)字控制的振蕩器內(nèi)核也能被用于產(chǎn)生一系列架構(gòu),這些架構(gòu)具有超過115dB的無雜散動(dòng)態(tài)范圍(SFDR)和非常高的性能。根據(jù)要支持的頻率分配的數(shù)量,多個(gè)數(shù)字上變頻器能夠很容易地在一個(gè)FPGA中實(shí)現(xiàn)。
第三代基于CDMA的系統(tǒng)和多載波系統(tǒng)(如OFDM)采用具有較高峰值/均值比(波峰因數(shù))的信號(hào)。這些信號(hào)顯著降低了基站中功率放大器的效率。作為一種經(jīng)濟(jì)有效的方法,在FPGA中實(shí)現(xiàn)的波峰因數(shù)降低技術(shù)可以降低用于多種波型標(biāo)準(zhǔn)的功率放大器的成本和復(fù)雜度。
高速移動(dòng)數(shù)據(jù)傳輸采用非恒定的包絡(luò)調(diào)制技術(shù),如四相移相鍵控(QPSK)和正交調(diào)幅(QAM)技術(shù)。這對(duì)功率放大器提出了嚴(yán)格的線性要求。數(shù)字預(yù)失真線性化技術(shù),包括查找表和多項(xiàng)式方法,能夠有效地在包含DSP模塊的FPGA中實(shí)現(xiàn)。這些DSP模塊中的乘法器能夠運(yùn)行在很高的時(shí)鐘頻率下,并能夠有效地分時(shí)以實(shí)現(xiàn)復(fù)雜的乘法。
在接收端,數(shù)字中頻技術(shù)能夠被用于采樣中頻信號(hào),并在數(shù)字域執(zhí)行通道化和采樣速率的轉(zhuǎn)化。利用欠采樣技術(shù),高頻中頻信號(hào)(通常是100 MHz以上)能夠被量化。因?yàn)椴煌臉?biāo)準(zhǔn)具有不同的碼片率或比特率,所以SDR應(yīng)用需要進(jìn)行非整數(shù)采樣率的轉(zhuǎn)化,將采樣數(shù)目轉(zhuǎn)換為任何標(biāo)準(zhǔn)的基礎(chǔ)碼片率/比特率的整數(shù)倍。
作者:Joel Seely
汽車、工業(yè)和軍用業(yè)務(wù)部技術(shù)行銷經(jīng)理
Altera 公司
