ay: block;">
ESL(電子系統級)建模和驗證、電源優(yōu)化、芯片封裝集成設計、以及DFM成為今年美國DAC(電子設計自動化會議)會上的熱點話題,知名市場研究公司Dataquest的資深EDA市場分析師Gary SmIC??th更將ESL視為未來幾年EDA市場二位數增長的主要動力。剛剛履新的Cadence亞太區(qū)總裁居龍也明確表示:“ESL話題已經在業(yè)界炒了五年,我們也已經開始重視這一最新發(fā)展趨勢,最近收購Verisity就是一個很好的證明。不過,未來我們將首先加強在DFM工具方面的開發(fā)力度。”
他之所以如此看重DFM問題,主要是因為對90納米及以下工藝的IC設計來說DFM已成為影響最終良率的一個主要因素,但目前EDA業(yè)界可用以有效解決這一問題的技術和工具仍處于鳳毛麟角階段。而90納米現已成為全球很多一流半導體供應商的主流商用設計技術,其中不少甚至已經在積極研究和開發(fā)65和45納米的IC設計技術,如最近爾必達就繼三星之后開發(fā)成功了80納米2Gb DDR2 SDRAM。盡管90納米設計目前在中國IC設計業(yè)界還只是科研水平,但隨著他們市場拓展和技術實力的增強,很快他們也將跨進這一市場。
不少有識之士已經指出,近幾年EDA工具市場之所以老是徘徊不前,一大主要原因就是當前的EDA工具供應市場已經不能完全跟上當今IC設計市場的發(fā)展需要。居龍對此也不避諱,坦率地說:“很多EDA供應商可能認為90納米以下IC設計市場還不夠大,投資回報率還不高,因此在開發(fā)和供應相應商用工具方面還有些遲后。”他表示,如果不能緊跟市場發(fā)展趨勢開發(fā)新產品,那么必然會在滿足市場需求方面要慢一拍。
目前Cadence已經認識到了這一問題,并已在努力解決這方面的問題。如最近Cadence已經在與IBM和特許半導體制造有限公司聯手開發(fā)90納米低功耗參考設計流程,并協助TSMC推出了支持TSMC 65納米工藝技術的Reference Flow 6.0,它提供了新的可快速提升良率和ROI(投資回報)的DFM功能。Reference Flow 6.0是Cadence和TSMC正在進行的設計鏈合作的一個重要里程碑,它可用來加速納米級IC設計。當前IC設計師在90和65納米節(jié)點正面臨著嚴峻的設計挑戰(zhàn),如功率優(yōu)化(Power Optimization)、DFM、DFT和芯片封裝協同設計,而Reference Flow 6.0可以滿足這些關鍵的設計挑戰(zhàn)。
居龍:首先加強DFM
工具的開發(fā)力度。
當前的設計驗證大多發(fā)生在RTL到GDSII的各環(huán)節(jié)上,但隨著SoC設計繼續(xù)向千萬門級和模擬數字RF領域推進,在更高抽象級的系統架構級進行驗證越來越受到業(yè)界的重視,因為RTL級的設計和驗證已變得非常復雜。不過,目前市場上的商用ESL建模和驗證工具還非常少。最近在美國召開的設計自動化研討會(DAC)上也有很多芯片設計師在抱怨,電子系統級(ESL)設計所需的商用EDA工具(如系統架構級驗證工具)完全跟不上市場前進的腳步。
居龍也坦率地表示:“EDA市場之所以在過去三年幾乎沒有成長,我認為主要有二大原因,一是EDA工具不能滿足客戶的需求,二是現有的商業(yè)模式可能還需要改進。”
為了增強在這一新興市場的競爭力,最近Cadence收購了提供驗證過程自動化(VPA)解決方案的關鍵供應商Verisity公司,其主要目的地就是在不遠的將來提供一個在統一的多語言基礎架構上進行模擬、加速和仿真的VPA解決方案,以幫助客戶提高產品質量和加快產品上市時間。居龍表示:“軟硬件協同驗證是Cadence下一步總的研發(fā)目標,但我們將首先全力開發(fā)ESL級建模和驗證工具。”
為了在系統架構級進行驗證,必須對系統在架構級進行建模,目前常用的建模語言是SystemC和SystemVerilog。除了架構級建模,交易級建模(Transaction Level Modeling)也常用來進行系統架構驗證。TI公司Sriram Sundararajan表示,用SystemC編寫的交易級模型對架構定義和確認“非常有用”。他指出:“目前這一用途的工具還比較缺乏,而這是系統設計最重要的一部分。”目前在解決ESL驗證問題上,業(yè)界還缺乏一種開發(fā)可執(zhí)行規(guī)范的方法。而且,盡管良好定義的IP模塊未來有可能從C編譯成RTL,但把最高級別的規(guī)范轉換成一個架構目前基本上仍是一個人工的過程。
居龍直言他的戰(zhàn)略目標是將Cadence在亞太地區(qū)的市場份額從第二提升到第一,總的策略是要在亞太地區(qū)采取一些特殊的市場營銷辦法來最好程度地滿足該地區(qū)客戶的迫切需求。他明確指出:“今后Cadence將加強與以下三大類有市場發(fā)展?jié)摿Φ墓竞献?第一類是系統整機制造商,第二類是代工廠(方法是協助他們提供IC參考設計流程),第三類是一些中小型純IC設計公司。”
對新官上任的居龍來說,一大有利時機是中國IC需求市場和IC設計市場都處在健康地增長狀態(tài)。當然,他也清醒地看到,未來十年內中國的本土IC設計企業(yè)數量將呈下降態(tài)勢。他說:“大多數中國的本土IC設計企業(yè)還很弱小,他們必然需要通過資金和人才的整合才能尋求進一步的發(fā)展。”他認為,當前中國不少IC設計公司舉步維艱的一個根本原因是沒有遵循以市場為導向的發(fā)展戰(zhàn)略,這方面中國的企業(yè)家應該好好學習一下臺灣地區(qū)IC設計企業(yè)的成長之道。
總的來說,他對中國IC設計市場的成長前景表示樂觀。不過,他也指出,中國IC設計行業(yè)要具備一定的國際競爭力,必須首先找到辦法克服以下四個方面的挑戰(zhàn):第一,設計人才不足,中國目前真正有工程設計實踐經驗的IC設計人才不足一萬；第二,設計創(chuàng)新能力不足,有些企業(yè)也許已很大,但技術實力還不強；第三,對IP重視和保護執(zhí)行力度還不夠；第四,還缺乏一個資本市場來幫助IC設計公司成長。
作者:陳路
