臺(tái)灣地區(qū)的研究人員已自主開發(fā)出了一種超長指令字(VLIW)DSP,適用于MP3、PMP及其它低功耗便攜產(chǎn)品中的SoC。同時(shí),他們也在致力于開發(fā)下一代多內(nèi)核、多線程架構(gòu),以處理高清編碼或視頻搜索之類的任務(wù)。
這款被稱為PAC 1的DSP歷經(jīng)了近三年的開發(fā),最近終于能同時(shí)滿足性能與功耗的要求,激起了多家目前商業(yè)設(shè)計(jì)要用到這類DSP的芯片公司的興趣,臺(tái)灣地區(qū)的工業(yè)技術(shù)研究院(ITRI)SoC科技中心副主任張志偉表示。
32位的PAC 1基于臺(tái)積電微米工藝,采用一個(gè)帶標(biāo)準(zhǔn)單元的ASIC流實(shí)現(xiàn),工作頻率為250MHz(1,250Mips)。在定制設(shè)計(jì)中,利用硬宏(hard macro)以及一些關(guān)鍵路徑,PAC 1有可能達(dá)到300MHz(1,500Mips)。無存儲(chǔ)器時(shí)PAC 1功耗為。雖然ITRI SoC科技中心并沒有用90納米工藝進(jìn)行流片,但它相信,利用標(biāo)準(zhǔn)單元這款DSP可以達(dá)到400MHz (2,000Mips),而利用硬宏和一些關(guān)鍵路徑可再攀到450MHz(2,250Mips)。
該架構(gòu)支持動(dòng)態(tài)頻率、電壓調(diào)節(jié)以及單獨(dú)關(guān)斷閑置模塊。張志偉將PAC 1和Ceva公司較早發(fā)布的X1600或StarCore公司的2000系列進(jìn)行比較,聲稱PAC 1可擴(kuò)展并可編輯,而且已經(jīng)以硬核形式供貨。PAC 1包含了一個(gè)標(biāo)準(zhǔn)的開發(fā)工具套件(例如編輯器和調(diào)試器)、一個(gè)覆蓋所有流行算法的多媒體庫,以及部分新開發(fā)的標(biāo)準(zhǔn),例如中國大陸的AVS等。
用于本地設(shè)計(jì)
在PAC 1方面,ITRI采取面向本地應(yīng)用的路線。ITRI并沒有專門成立一家IP銷售公司來涉足充滿風(fēng)險(xiǎn)的IP服務(wù)市場,而是鼓勵(lì)自己的工程師利用該IP來開發(fā)芯片。不過,它也希望向臺(tái)灣地區(qū)的設(shè)計(jì)服務(wù)公司出售該DSP內(nèi)核,例如智原科技和創(chuàng)意電子公司。“我們知道IP業(yè)務(wù)的開展并不容易,所以強(qiáng)烈建議我們自己的工程師采用該IP來設(shè)計(jì)芯片。”張志偉表示,“由于IP是SoC的重要的關(guān)鍵元素之一,所以我們將嘗試與設(shè)計(jì)服務(wù)公司合作,而不是去創(chuàng)建一家單純的IP供應(yīng)商。”
鑒于ITRI的背景,它最初將只向臺(tái)灣地區(qū)的公司提供硬核。但軟核提供給設(shè)計(jì)服務(wù)公司后,這些公司有可能會(huì)把該技術(shù)整合到面向全球銷售的產(chǎn)品中去。張志偉預(yù)期年底便有交易發(fā)生,屆時(shí)內(nèi)核將完全成熟。不過他沒有透露該DSP的價(jià)格。
ITRI SoC中心將繼續(xù)支持并進(jìn)一步開發(fā)該DSP內(nèi)核,張志偉提到,中心擁有一支大約由130名硬件和軟件工程師組成的技術(shù)團(tuán)隊(duì),完全有能力沿著一條積極進(jìn)取的道路大膽開拓,使自己成為臺(tái)灣公司的可行選擇。
這款新型DSP內(nèi)核有25萬個(gè)門電路,如果再加上總線和存儲(chǔ)器接口以及DMA控制器,總門數(shù)將達(dá)35萬。存儲(chǔ)器包括32kB的指令緩存器和64kB的數(shù)據(jù)存儲(chǔ)器。這種超長指令字架構(gòu)使DSP能夠每周期執(zhí)行5條指令:一條標(biāo)量指令和4條VLIW單指令、多數(shù)據(jù)指令。
PAC 1被劃分為兩個(gè)群集,每個(gè)群集各有一個(gè)運(yùn)算單元和一個(gè)負(fù)載/存儲(chǔ)單元。在運(yùn)算單元中,兩對16×16位的乘法器把數(shù)據(jù)饋入到一對40位累加器中。每一個(gè)負(fù)載/存儲(chǔ)單元都有一個(gè)32位的累加器。
該DSP還可以成為雙核RISC+DSP應(yīng)用處理器的一部分。張志偉解釋道,這種處理器系統(tǒng)能以30幀/秒的速度完成基線解碼,達(dá)到D1清晰度(平均136MHz)。VGA為122MHz,CIF為54MHz。在48kHz/128kbps下運(yùn)行MP3算法需要10MHz。在無硬件加速的情況下,編碼能以30幀/秒達(dá)到CIF清晰度——添加硬件加速器將使門數(shù)加倍。要采用以D1清晰度進(jìn)行編碼,還必須增加一個(gè)運(yùn)動(dòng)評估硬件加速器,以及一個(gè)熵編碼硬件加速器。
作者:柯德林
