环球电气之家-午夜精彩视频-中国专业电气电子产品行业服务网站！

本文是根據FPGA技術牛人歷年來的經驗所總結出來的關于FPGA開發基本流程及注意事項基本介紹，希望給初學者丁點幫助。眾所周知，FPGA是可編程芯片，因此FPGA的設計方法包括硬件設計和軟件設計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設備，軟件即是相應的HDL程序以及嵌入式C程序。

　　由于目前微電子技術已經發展到SOC階段，即集成系統(Integrated System)階段，相對于集成電路(IC)的設計思想有著革命性的變化。SOC是一個復雜的系統，它將一個完整產品的功能集成在一個芯片上，包括核心處理器、存儲單元、硬件加速單元以及眾多的外部設備接口等，具有設計周期長、實現成本高等特點，因此其設計方法必然是自頂向下的從系統級到功能模塊的軟、硬件協同設計，達到軟、硬件的無縫結合。

　　這么龐大的工作量顯然超出了單個工程師的能力，因此需要按照層次化、結構化的設計方法來實施。首先由總設計師將整個軟件開發任務劃分為若干個可操作的模塊，并對其接口和資源進行評估，編制出相應的行為或結構模型，再將其分配給下一層的設計師。這就允許多個設計者同時設計一個硬件系統中的不同模塊，并為自己所設計的模塊負責;然后由上層設計師對下層模塊進行功能驗證。

　　自頂向下的設計流程從系統級設計開始，劃分為若干個二級單元，然后再把各個二級單元劃分為下一層次的基本單元。一直下去，直到能夠使用基本模塊或者IP核直接實現為止，流行的FPGA開發工具都提供了層次化管理，可以有效地梳理錯綜復雜的層次，能夠方便地查看某一層次模塊的源代碼以修改錯誤。

　　在工程實踐中，還存在軟件編譯時長的問題。由于大型設計包含多個復雜的功能模塊，其時序收斂與仿真驗證復雜度很高，為了滿足時序指標的要求，往往需要反復修改源文件，再對所修改的新版本進行重新編譯，直到滿足要求為止。這里面存在兩個問題：首先，軟件編譯一次需要長達數小時甚至數周的時間，這是開發所不能容忍的;其次，重新編譯和布局布線后結果差異很大，會將已滿足時序的電路破壞。因此必須提出一種有效提高設計性能，繼承已有結果、便于團隊化設計的軟件工具。FPGA廠商意識到這類需求，由此開發出了相應的邏輯鎖定和增量設計的軟件工具。例如，賽靈思公司的解決方案就是PlanAhead。

　　Planahead允許高層設計者為不同的模塊劃分相應FPGA芯片區域，并允許底層設計者在所給定的區域內獨立地進行設計、實現和優化，等各個模塊都正確后，再進行設計整合。如果在設計整合中出現錯誤，單獨修改即可，不會影響到其它模塊。Planahead將結構化設計方法、團隊化合作設計方法以及重用繼承設計方法三者完美地結合在一起，有效地提高了設計效率，縮短了設計周期。

　　不過從其描述可以看出，新型的設計方法對系統頂層設計師有很高的要求。在設計初期，他們不僅要評估每個子模塊所消耗的資源，還需要給出相應的時序關系;在設計后期，需要根據底層模塊的實現情況完成相應的修訂。

　　典型FPGA開發流程與注意事項

　　FPGA的設計流程就是利用EDA開發軟件和編程工具對FPGA芯片進行開發的過程。典型FPGA的開發流程一般如圖4.1.1所示，包括功能定義/器件選型、設計輸入、功能仿真、綜合優化、綜合后仿真、實現、布線后仿真、板級仿真以及芯片編程與調試等主要步驟。

　　1.功能定義/器件選型

　　在FPGA設計項目開始之前，必須有系統功能的定義和模塊的劃分，另外就是要根據任務要求，如系統的功能和復雜度，對工作速度和器件本身的資源、成本、以及連線的可布性等方面進行權衡，選擇合適的設計方案和合適的器件類型。一般都采用自頂向下的設計方法，把系統分成若干個基本單元，然后再把每個基本單元劃分為下一層次的基本單元，一直這樣做下去，直到可以直接使用EDA元件庫為止。