环球电气之家-午夜精彩视频-中国专业电气电子产品行业服务网站！

來自物聯網 (IoT) 和創客項目的傳感器模擬信號在通過模數轉換器 (ADC) 進行數字化之前，需要一定程度的信號處理。然而，這一模擬信號處理級可能存在體積龐大、成本高、精度低和溫度不穩定等問題。通過使用開關式電容濾波器進行抗混疊，設計人員不僅可以大大緩解這些問題，而且可以簡化設計過程。

為保證在 ADC 之前對傳感器信號實施正確的帶寬限制，需要使用抗混疊低通濾波器。典型的無源低通濾波器需要笨重的電感器和大電容器，而有源電阻電容 (RC) 濾波器則需要較大的 RC 時間常數。兩種情況下，濾波器對 RC 元件公差和溫度穩定性都很敏感。

此外，由于在集成電路內難以實現具有合理精度的大電阻值，因而需要在 IC 設計中使用外部電阻器和電容器，從而增加了濾波器的元件數量、成本、復雜性和體積。

為解決這些問題，設計人員應考慮采用開關電容器架構，以提高濾波器的精度和容積效率。這些設計憑借精確定時的開關元件來控制電容器之間的電荷轉移，從而提供等效電阻。電容器和相關開關可采用單片形式輕松實現。

本文將詳細介紹作為無源和有源濾波器替代方案的開關式電容濾波器 (SCF) 的工作原理，并提供多個解決方案示例來展示其實施方法。

何為混疊？

包括 ADC 和 DAC 在內的采樣數據系統必須符合奈奎斯特準則，該準則規定，必須以輸入端最高頻率兩倍以上的頻率對器件進行采樣。如果因采樣頻率過低而違背了奈奎斯特準則，則濾波器的頻率通帶會出現有害的雜散信號（圖 1）。

圖 1：采樣速率低于輸入信號帶寬兩倍時會造成混疊現象。采樣頻率下邊帶圖像中的信號分量被外差到基帶信號中，導致了無法消除的失真。（圖片來源： Digi-Key Electronics）

上圖顯示的是以高于信號帶寬兩倍的頻率采樣取得的時域信號（左）。右側頻域視圖顯示，DC 到 f_BW 的基帶信號與采樣頻率 (f_S) 的下邊帶圖像彼此分離。

下面兩幅圖顯示的是發生混疊的情況。時域信號（左）的采樣頻率低于信號帶寬的兩倍，違反了奈奎斯特準則。在頻譜圖（右）中，采樣頻率向左移動，反映出較低的采樣率。采樣時鐘圖像的下邊帶現在與基帶信號發生重疊，導致雜散信號與頻譜混雜在一起。一旦發生這種情況，原始信號將不可恢復。

目前有兩種常用方法可以防止混疊。第一種方法是使用低通濾波器來限制 ADC 輸入的帶寬，即引入開關式電容濾波器 (SCF)。此方法還可將采樣率提高到足以保證采樣率遠遠超過輸入信號帶寬。

配置為低通濾波器的 SCF 在防止混疊方面有著出色的表現；但它們同樣是采樣數據系統，也必須符合奈奎斯特準則。不過，SCF 是通過要求采樣頻率高達輸入信號帶寬五十到一百倍的方式來避免混疊的，這為防止混疊提供了足夠的防護帶。如果使用較低的采樣頻率，則可以在 SCF 之前使用簡單的抗混疊濾波器來防止混疊。大多數情況下，這些濾波器可以采用簡單的單極 RC 低通濾波器。

開關電容器與連續時間濾波器

使用簡單的單極 RC 低通濾波器可以輕松地比較 SCF 與連續時間濾波器（圖 2）。

圖 2：連續時間 RC 低通濾波器與 SCF 的比較結果表明，開關電容器起到了電阻器的作用。（圖片來源： Digi-Key Electronics）

上面的原理圖顯示了簡單的單極 RC 低通濾波器。-3 分貝 (dB) 帶寬可以用等式 1 表示：

低頻濾波器截止需要較大的電阻值。如果將這樣的電阻器集成到單片 IC 中，電阻容差大約在 20％ - 50％。

圖 1 下面的原理圖是采用開關電容器實現的相同低通濾波器。開關 S₁ 和 S₂ 由頻率為 f_S 的非重疊時鐘 j₁ 和 j₂ 進行驅動。S1 首先將輸入電容器 C₂ 連接到輸入 V_IN。然后 S₁ 打開，S₂ 關閉，讓 C₂ 與 C₁ 共享其電荷。從輸入 (V_IN) 轉移到輸出 (V_OUT) 的電荷使用等式 2 進行計算：

從輸入到輸出的平均電流是電荷的時間積分，如等式 3 所示：

該等式是通過開關電容器電路的電流的歐姆定律表述。根據該表述，可使用等式 4 計算等效電阻：

因此，對于 200 千赫 (kHz) 的時鐘頻率和 5 皮法 (pF) 的開關電容值，等效電阻為 1 兆歐 (MΩ)。

將該等效電阻代入單極低通濾波器帶寬的公式中，我們得到等式 5 中所示的 SCF 版本：

在開關電容器配置中，帶寬取決于采樣或時鐘頻率，以及開關電容器 C₂ 與積分電容器 C₁ 的比率。在單片 IC 結構中，電阻器被小值電容器和開關取代，在 IC 中集成這兩種元件相對容易，僅占用芯片上的一小塊面積。

濾波器的截止頻率與采樣時鐘頻率成正比，因此時鐘可用于調諧濾波器，這是一項重要的靈活性特征。采用高質量的采樣時鐘源可確保時鐘頻率的精度和穩定性，進而保證濾波器的轉折頻率。

還要注意的是，截止頻率與電容值比率成正比，在 IC 結構中，該比率可保持在小于 0.1% 的容差水平。溫度變化會同時影響兩個電容器，因此這一比率趨于保持恒定。

開關式電容濾波器的構件

濾波器是圍繞配置為積分器的無功元件構建的。一般來說，濾波器設計可為每個積分器獲得一個極點。在模擬積分器設計中，開關電容器可取代電阻元件（圖 3）。

圖 3：開關電容器取代模擬積分器中的電阻元件。使用由兩相時鐘驅動的 CMOS FET 實現開關元件。（圖片來源： Digi-Key Electronics）

開關電容器用于取代模擬積分器中的電阻器。開關是使用兩個由非重疊 j1 和 j2 時鐘驅動的 CMOS FET 來完成的。

在實踐中，類似雙極通用狀態變量設計這樣的模擬濾波器可作為 CMOS 開關式電容濾波器來執行（圖 4）。

圖 4：雙極狀態變量通用濾波器與 SCF 的比較。兩種濾波器均為通用濾波器，可提供高通、低通和帶通輸出（圖片來源：Digi-Key Electronics (A) 和 Texas Instruments (B)）

SCF (B) 實際上是 Texas Instruments 公司 MF10CCWMX/NOPB 雙通用 SCF 的功能框圖。與模擬狀態變量濾波器一樣，這種濾波器的每個部分包含兩個積分器級。這種情況下，它們是開關電容積分器。每個部分都能實現一個最大截止頻率為 30kHz 的雙極二階濾波器。連接這兩個部分便可在單個 IC 封裝中實現一個四階濾波器。它不需要任何外部電容器，只需要電阻器和一個目標截止頻率 50 或 100 倍的時鐘。

使用 MF10 的兩個部分來創建 1KHz 低通濾波器的 SCF 實現示例（圖 5）。

圖 5：使用 MF10 SCF IC 實現的四階 1kHz 低通濾波器。（圖片來源： Texas Instruments）

積分電容器和開關電容器均位于 20 針 IC 內部。唯一用于設置濾波器特性的外部元件是電阻器。該電路設計配置了使用單個 10 伏電源的 MF10。時鐘頻率是 1kHz 截止頻率的 100 倍。

使用 SCF 進行設計

供應商可提供設計工具來加速設計階段。例如 Analog Devices 的 LTC1060 雙極通用濾波器構件 IC，該公司的 LTspice XVII 仿真程序可支持該 IC（圖 6）。

圖 6：在 Analog Devices 的 LTspice XVII 中建模的 4 極低通濾波器設計，顯示了原理圖和頻率/相位響應曲線。（圖片來源： Digi-Key Electronics）

Analog Devices 提供了 LTC1060 濾波器構件的 Spice 模型。這是一款雙極通用 SCF IC，工作頻率高達 30 kHz，最大時鐘速率為 500 kHz。每個濾波器部分包含兩個積分器，每個部分提供兩個極點。憑借六種工作模式，可以配置為低通、高通、帶通或帶阻濾波器。該設計示例結合了 IC 的兩個部分，創建了一個時鐘頻率為10 kHz 的 4 極 200Hz 低通濾波器，其中僅使用了七個電阻器，沒有任何電容器或電感器。

除了這些通用濾波器之外，還有特定濾波器類型的 SCF。主要供應商可提供貝塞爾、巴特沃斯、橢圓和線性相位濾波器配置。

結論

如上所示，SCF 可提供能夠在集成電路上輕松實現的精確頻譜控制功能。與基于模擬 RC 的濾波器相比，SCF 在性能、尺寸和成本方面均有改善，在有源濾波器的情況下，SCF 無需外部無功元件即可做到。還有一個強大的優勢，即濾波器的頻率特性可通過改變時鐘頻率進行實時更改。