快速讀寫快速頁式工作技術(動態(tài)存儲器的快速讀寫技術)：讀寫動態(tài)存儲器同一行的數(shù)據(jù)時，其行地址第一次讀寫時鎖定后保持不變，以后讀寫該行多列中的數(shù)據(jù)時，僅鎖存列地址即可，省去了鎖存行地址的時間，加快了主存儲器的讀寫速度。
EDO(ExtendedDataOut)技術：在快速頁式工作技術上，增加了數(shù)據(jù)輸出部分的數(shù)據(jù)鎖存線路，延長輸出數(shù)據(jù)的有效保持時間，從而地址信號改變了，仍然能取得正確的讀出數(shù)據(jù)，可以進一步縮短地址送入時間，更加快了主存儲器的讀寫速度。
并行讀寫是指在主存儲器的一個工作周期(或較長)可以讀出多個主存字所采用的技術。方案1：一體多字結構，即增加每個主存單元所包括的數(shù)據(jù)位，使其同時存儲幾個主存字，則每一次讀操作就同時讀出了幾個主存字。方案2：多體交叉編址技術，把主存儲器分成幾個能獨立讀寫的、字長為一個主存字的主體，分別對每一個存儲體進行讀寫;還可以使幾個存儲體協(xié)同運行，從而提供出比單個存儲體更高的讀寫速度。有兩種方式進行讀寫：1在同一個讀寫周期同時啟動所有主存體讀或寫。
2讓主存體順序地進行讀或寫，即依次讀出來的每一個存儲字，可以通過數(shù)據(jù)總線依次傳送走，而不必設置專門的數(shù)據(jù)緩沖寄存器;其次，就是采用交叉編址的方式，把連續(xù)地址的幾個存儲字依次分配在不同的存儲體中，因為根據(jù)程序運行的局部性特性，短時間內讀寫地址相鄰的主存字的概率更大。
數(shù)據(jù)傳送所謂成組數(shù)據(jù)傳送就是地址總線傳送一次地址后，能連續(xù)在數(shù)據(jù)總線上傳送多個數(shù)據(jù)。而原先是每傳送一次數(shù)據(jù)要使用兩個時鐘周期：先送一次地址，后跟一次數(shù)據(jù)傳送，即要傳送N個數(shù)據(jù)，就要用2N個總線時鐘周期，成組數(shù)據(jù)傳送方式只用N+1個總線時鐘周期。實現(xiàn)成組數(shù)據(jù)傳送方式，不僅CPU要支持這種運行方式，主存也能提供足夠高的數(shù)據(jù)讀寫速度，這往往通過主存的多體結構、動態(tài)存儲器的EDO支持等措施來實現(xiàn)。
2讓主存體順序地進行讀或寫，即依次讀出來的每一個存儲字，可以通過數(shù)據(jù)總線依次傳送走，而不必設置專門的數(shù)據(jù)緩沖寄存器;其次，就是采用交叉編址的方式，把連續(xù)地址的幾個存儲字依次分配在不同的存儲體中，因為根據(jù)程序運行的局部性特性，短時間內讀寫地址相鄰的主存字的概率更大。
數(shù)據(jù)傳送所謂成組數(shù)據(jù)傳送就是地址總線傳送一次地址后，能連續(xù)在數(shù)據(jù)總線上傳送多個數(shù)據(jù)。而原先是每傳送一次數(shù)據(jù)要使用兩個時鐘周期：先送一次地址，后跟一次數(shù)據(jù)傳送，即要傳送N個數(shù)據(jù)，就要用2N個總線時鐘周期，成組數(shù)據(jù)傳送方式只用N+1個總線時鐘周期。實現(xiàn)成組數(shù)據(jù)傳送方式，不僅CPU要支持這種運行方式，主存也能提供足夠高的數(shù)據(jù)讀寫速度，這往往通過主存的多體結構、動態(tài)存儲器的EDO支持等措施來實現(xiàn)。
數(shù)據(jù)總線：分為內部數(shù)據(jù)總線IB與外部數(shù)據(jù)總線DB兩部分。主要完成計算機各功能部件之間的數(shù)據(jù)傳送。設計總線的核心技術是要保證在任何時刻只能把一組數(shù)據(jù)發(fā)送到總線上，卻允許一個和多個部件同時接受總線上的信息。所用的電路通常為三態(tài)門電路。系統(tǒng)時鐘及時序：教學機晶振1.8432MHz，3分頻后用614.4KHz的時鐘作為系統(tǒng)主時鐘，使CPU、內存、IO同步運行。CPU內部的有些寄存器用時鐘結束時的上升沿完成接受數(shù)據(jù)，而通用寄存器是用低電平接收的。內存或I/O讀寫操作時，每個總線周期由兩個時鐘組成，第一個時鐘，稱為地址時間，用于傳送地址;第二個時鐘，稱為數(shù)據(jù)時間，用于讀寫數(shù)據(jù)靜態(tài)存儲器的字位擴展：教學計算機的內存儲器用靜態(tài)存儲器芯片實現(xiàn)，由2K字的ROM區(qū)和2K字RAM區(qū)組成。內存字長16位，按字尋址。ROM由74LS2716只讀存儲器ROM(每片2048個存儲單元，每單元為8位二進制位)兩片完成字長的擴展。地址分配在：0～2047RAM由74LS6116隨機存儲器RAM(每片2048個存儲單元，每單元為8位二進制位)兩片完成字長的擴展。地址分配在：2048～4095。靜態(tài)存儲器地址分配:為訪問2048個存儲單元，要用11位地址，把地址總線的低11位地址送到每個存儲器芯片的地址引腳;對地址總線的高位進行譯碼，譯碼信號送到各存儲器芯片的/CS引腳，在按字尋址的存儲器系統(tǒng)中實現(xiàn)按字節(jié)讀寫。
