环球电气之家-午夜精彩视频-中国专业电气电子产品行业服务网站！

隨著半導體的幾何尺寸在不斷減小,必須面對這個趨勢的人們面臨著交織在一起的各種挑戰,包括可制造性,復雜性和規模。對于Cadence Design Systems這個主要的EDA公司和該公司的總裁兼CEOJ. Fister來說,意味著必須從不同的角度來看待這個設計過程。

在Cadence公司每年一度的CDNLive用戶會議中,Fister 2007年在印度的會議上表示除了片上系統的所面臨的不同的困難所帶來的復雜性,還有保持對90納米及其以下尺寸的高級過程結點可制造性,包括化學機械??光,CMP和光刻。事實上,他指出,所有的過程都很復雜,做多一點才可以在全球IC市場上獲得更多的份額。

可制造性的問題也許可以解決,他說,通過采用一種具有電子意識的可制造性設計的觀念,結合預防、分析和優化的一種思維過程,還有基于模型的驗證。“設備的可制造性需要提前把制造元素融入設計的理念在增強,這是過去15年的引人注目的變化。完全有必要繼續從摩爾定律中遷移過來,自動化的核心是測試所有的情況”,Fister指出。他還表示在復雜性和規模設計上的挑戰包括設計的尺寸以及要包含多種協議的必要性。這是一個全盤的設計,涉及端到端的能耗管理,統一的時序引擎和高級功能驗證。

Cadence采用了全盤的方式,利用它的工具考慮到了優化而不是僅僅整合各種設計元素。Fister認為,“這種工具的方式是一個絕妙的想法,是長期以來其他行業只采用的一種平行的解決方式。這個想法是高級的而不是重新發明輪子,特別是小型公司可以發現這種工具是有用的”,他還補充說推動Cadence的前進動力是把更多的半導體行業的經驗融合進企業。