當(dāng)前位置: 首頁(yè) > 工業(yè)電子產(chǎn)品 > 其他電子產(chǎn)品 > 開(kāi)發(fā)板,套件,編程器 > 開(kāi)發(fā)板
發(fā)布日期:2022-10-14 點(diǎn)擊率:77
網(wǎng)絡(luò)設(shè)備一定離不開(kāi)MAC和PHY,有MAC和PHY的地方就有相應(yīng)的接口,無(wú)論看得見(jiàn)或者看不見(jiàn),它就在那里,不悲不喜。在以太網(wǎng)中,這個(gè)接口就是介質(zhì)無(wú)關(guān)接口,英文稱(chēng)為Media Independent Interface,簡(jiǎn)稱(chēng)MII。MII適用于百兆網(wǎng)絡(luò)設(shè)備,有個(gè)很大的缺點(diǎn)就是走線很多,于是就出現(xiàn)了RMII,即Reduced Media Independent Interface,在MII的基礎(chǔ)上減少了一半的數(shù)據(jù)線。千兆以太網(wǎng)的誕生帶來(lái)了GMII,即Gigabit Media Independent Interface,人們發(fā)現(xiàn)GMII的走線也很多,于是又出現(xiàn)了RGMII,即Reduced Gigabit Media Independent Interface,也就是本文的主角。當(dāng)然還有串行的MII接口家族,請(qǐng)讀者自行查閱相關(guān)文獻(xiàn)。
Why RGMII?
有這么多形式的MII接口,為什么筆者偏要選擇RGMII呢?原因簡(jiǎn)單而粗暴:用得多。隨著芯片集成度的提高,很多網(wǎng)絡(luò)處理器/SoC集成了百兆以太網(wǎng)交換機(jī),如果用戶(hù)需要實(shí)現(xiàn)千兆以太網(wǎng)絡(luò),那么往往需要配合RGMII接口的千兆以太網(wǎng)PHY。我司網(wǎng)站博文中介紹的很多處理器都是這樣的。
RGMII技術(shù)特征
如前所述,RGMII接口減少了MAC與PHY之間的走線數(shù)量,通過(guò)在參考時(shí)鐘的上升/下降沿同時(shí)采樣及信號(hào)復(fù)用得以實(shí)現(xiàn)。RGMII有RTBI與RGMII兩種模式,由于筆者在工作中未接觸過(guò)RTBI,所以不做介紹。RGMII具有如下特征:
RGMII信號(hào)定義
RGMII接口時(shí)序圖
RGMII Layout Guide
有了前文的敘述,相信讀者已經(jīng)具備了RGMII Layout的思路,主要就是以下幾項(xiàng):
Allegro中等長(zhǎng)規(guī)則的創(chuàng)建方式可參照:https://www.witimes.com/allegro-create-match-group/。
關(guān)于時(shí)鐘線的延遲,以下幾張圖片可以很好地說(shuō)明,分別對(duì)應(yīng)PCB延遲,MAC+PHY延遲與PHY延遲。當(dāng)然,選取那種方式取決于使用的MAC/PHY芯片。
RGMII在1 Gbit/s速率下的時(shí)鐘頻率可達(dá)125MHz,可想而知,RGMII Layout還需要遵守高速數(shù)字電路布線基本準(zhǔn)則:
注意,在射頻與高速數(shù)字電路同時(shí)存在的設(shè)計(jì)中,不可能同時(shí)對(duì)射頻走線及高速數(shù)字走線進(jìn)行阻抗控制,這時(shí)請(qǐng)務(wù)必在RGMII所有走線上增加串聯(lián)匹配電阻,擺放位置遵守源端匹配原則。
RGMII Layout實(shí)例
下圖是筆者為朋友開(kāi)發(fā)設(shè)計(jì)的多口PHY,通過(guò)排針連接到外部的MAC板。讀者一定很好奇這個(gè)板子是干啥用的,其實(shí)筆者也不知道。
放大其中的一個(gè),可以看到筆者在RGMII走線上增加的串聯(lián)匹配電阻,繞線處理,仔細(xì)一點(diǎn)還可以看出走線間距(Air Gap)在2倍線寬以上。
查看Constrain Manager,可以看到RGMII走線規(guī)則的各種設(shè)定。
2W線距規(guī)則
等長(zhǎng)規(guī)則
阻抗控制規(guī)則
其實(shí),MII/RMII/GMII的Layout方式與RGMII很像,留給讀者自行摸索。
下一篇: PLC、DCS、FCS三大控
上一篇: WiFi產(chǎn)品常用射頻功率